Equipe SCEE : Signal, Communication et Electronique Embarquée

Résumé :

Le développement des services multimédia, des terminaux portables et des besoins associés en terme de capacité des réseaux et de haut-débit impliquent une contrainte forte sur la simplicité des récepteurs. Cela vise à diminuer les coûts, à limiter la consommation et donc à augmenter l'autonomie de ces terminaux. Cette contrainte sur la complexité, même pondérée par le progrès de la technologie, est contradictoire avec l'augmentation des débits. On est amené alors à examiner une chaîne de transmission. En effet, dans une chaîne de transmission numérique, le codage de canal est une opération essentielle, mais coûteuse en temps de traitement et en complexité. Les codes les plus utilisés actuellement dans la plupart des systèmes sont des codes convolutifs, parfois associés à un codage Reed-Solomon. C'est le cas du GSM (Global System for Mobile), du DAB (Digital Audio Broadcasting), du DVB (Digital Video Broadcasting) terrestre et satellite. En 1994, R. Pyndiah a proposé un nouveau schéma de codage, les turbo-codes en blocs. La relative simplicité du décodage rend ces codes aptes à s'insérer dans des réseaux à haut débit. De plus, les performances obtenues rendent ces codes très attractifs dans les environnements très perturbés. Par ailleurs, ces codes sont particulièrement efficaces pour les taux de codage élevés (supérieurs à 0.7). En effet, leurs performances sont actuellement parmi les plus proches de la limite de Shannon.

Cet thèse aborde l' implémentation d'un codeur et d'un décodeur des turbo-codes en blocs haut-débit (>25Mbps) sur F.P.G.A. (Field Programmable Gate Away). En vue d'une éventuelle application dans HIPERLAN/2 (High PERformance Local Area Network), les codes produits retenus pour l'implémentation sont des codes produits construits à l'aide de deux codes BCH(32,26,4).

Afin de pouvoir atteindre le débit supérieur à 25Mbps, la structure de type Von Neumann est utilisée. En effet, cette dernière consiste à faire fonctionner les unités de calcul en parallèle et permet ainsi d'avoir un débit élevé. Mais en utilisant cette structure, le temps de sélection des composantes les moins fiables est trop long, donc le débit est faible (<10Mbps). Nous proposons alors d'utiliser une structure Von Neumann par partitionnement pour la conception du turbo-décodeur. Du fait de cette parallélisation par partitionnement, ce dernier peut atteindre un débit de 50Mpbs.

L'ensemble de codeur/décodeur des codes produits BCH(32,26,4)² a été implémenté sur un seul composant APEX20K200E (ALTERA).

Mots clés : Turbo codes en blocs, codes BCH, FPGA, Von Neuman, parallélisme.