Equipe SCEE : Signal, Communication et Electronique Embarquée

Résumé :

Le développement des technologies microélectroniques entraine une utilisation de plus en plus importante des circuits intégrés dans les systèmes informatiques; la fiabilité offerte par les circuits est un paramètre important. Cette thèse présente une technique - celle de l'autotest - pour améliorer la fiabilité des circuits lorsque des tâches critiques doivent être accomplies et utilise cette technique dans la réalisation d'un multiplieur parallèle.

La tolérance aux fautes est le principal moyen pour obtenir un système fiable; dans un système tolérant aux fautes, le circuit autotestable peut réaliser le test en ligne d'erreurs; la structure du circuit autotestable et des méthodes pour la conception du circuit en vue de l'autotest sont présentées. Le multiplieur parallèle est un opérateur important dans les systèmes informatiques et les systèmes de télécommunications; son algorithme détermine directement la vitesse de la multiplication et le coût matériel de sa réalisation. Une présentation et une comparaison sur différents algorithmes sont faites. Quelques algorithmes sont choisis pour réaliser des multiplieurs autotestables; les réalisations nous donnent des résultats réels sur les performances des multiplieurs autotestables utilisant ces différents algorithmes et différentes méthodes pour la conception de l'autotest.

Mots clés: système tolérant aux fautes, autotestable, totalement autotestable, code détecteur d'erreurs, algorithme de la multiplication parallèle, multiplieurs autotestables en technologie CMOS.