

Architectures reconfigurables à base d'opérateur CORDIC pour le traitement du signal: Applications aux récepteurs MIMO

Hongzhi WANG


Soutenance de doctorat

Mardi 28 Avril 2009


- Contexte de l'étude
- Présentation des systèmes MIMO
- Architecture reconfigurable à base d'opérateur CORDIC
- Application de l'architecture CBDRA
- Implantation d'un algorithme MIMO SRA sur la CBDRA
- Conclusions et perspectives

- Contexte de l'étude
 - Besoins de future génération de systèmes de radiocommunications
 - Émergence d'une Radio Logicielle
- Présentation des systèmes MIMO
- Architecture reconfigurable à base d'opérateur CORDIC
- Application de l'architecture CBDRA
- Implantation d'un algorithme MIMO SRA sur la CBDRA
- Conclusions et perspectives

- **Systeme de telecommunication actuel**
 - Complexité des applications n'a pas cessé de croître
 - Différents standards de communication coexistent
 - Circuit dédié à chaque standard
 - **Besoins de future generation de telecommunication**
 - Débit élevé
 - Efficacité spectrale
 - Flexibilité d'adaptation
- **Développement de nouvelles techniques de Radiocommunications répondant à ces besoins**
- **Évolution vers la radio logicielle**
- **Les techniques MIMO**




- RL est défini par J.Mitola en 1995
- RL idéale nécessite l'utilisation des processeurs généralistes
- Coût en consommation élevé
- Limite des performances de convertisseurs



- Besoins pour les architectures RL « restreinte »
 - Importantes ressources de calcul
 - Hétérogénéité des architectures
 - Reconfigurabilité des dispositifs
- Opérateurs communs
- Reconfiguration matérielle partielle

Objectif: mettre en évidence les traitements communs dans les différents standards

- Fonctions communes
 - Niveau de granularité élevé
 - Mode de fonctionnement par une liste de paramètres
- Opérateurs communs
 - Niveau de granularité fin
 - Cette approche est utilisé dans cette thèse





Retour au SDR


¹ Rodriguez V, Moy C, Palicot J, *Install or invoke?: The optimal trade-off between performance and cost in the design of multi-standard reconfigurable radios*, Wireless Communications and Mobile Computing Journal, Wiley , DOI 10.1002/wcm.487

- La notion de reconfiguration dynamique est liée à la caractéristique de reconfiguration partielle.
- Reconfigurer une partie d'un système pendant que le reste de l'application continue à tourner.
- Contrairement à la notion de reconfiguration statique.
- Dans cette thèse, la reconfiguration partielle consiste à modifier seulement une partie d'un FPGA.
- Permet de réduire le temps de configuration tout en donnant une souplesse accrue au système.

(1) Avec dépendance de données (2) Sans dépendance de données



- Contexte de l'étude
- **Présentation des systèmes MIMO**
 - Les 2 familles de systèmes MIMO
 - Algorithmes de réception MIMO
 - Comparaison de TEB et de complexité des algorithmes MIMO
- Architecture reconfigurable à base d'opérateur CORDIC
- Application de l'architecture CBDRA
- Implantation d'un algorithme MIMO SRA sur la CBDRA
- Conclusions et perspectives



$$\begin{bmatrix} r_1(k) \\ \vdots \\ r_N(k) \end{bmatrix} = \begin{bmatrix} h_{11} & \cdots & h_{M1} \\ \vdots & \ddots & \vdots \\ h_{1N} & \cdots & h_{MN} \end{bmatrix} \begin{bmatrix} x_1(k) \\ \vdots \\ x_M(k) \end{bmatrix} + \begin{bmatrix} n_1(k) \\ \vdots \\ n_M(k) \end{bmatrix}$$

$$\mathbf{r}(k) = \mathbf{H} \cdot \mathbf{x}(k) + \mathbf{n}(k)$$



- Systèmes à base de Codage (Space-Time coding) pour amélioration des performances en TEB
 - Codes Alamouti, Tarokh
 - Nombreux travaux....
- Systèmes à base de multiplexage spatial pour augmenter le débit.
 - Travaux des Bell Labs
 - Contexte de notre étude

- Matrice du canal H connue:

- Maximum likelihood (ML)
- Sphere decoding
- Branch Bound
- Récepteurs linéaires (ZF, MMSE)
- Successive interference cancellation (SIC): V-BLAST (Square Root)

- Matrice du canal H inconnue:

- MUK (Multiuser Kurtosis Maximization)
- CMA (Constant Modulus Algorithm)
- CNA (Constant Norm Algorithm)



- Famille des algorithmes à Soustraction d'interférences
 - TEB proche de l'optimal
 - Faible complexité
 - Stabilité numérique

Supposons la matrice du canal H connue

1. Décomposition QR de H augmentée de la quantité de bruit

Pseudo-inverse: $(\alpha I + H^*H)^{-1}H^*$


où $P = (\alpha I + H^*H)^{-1}$ (The covariance Matrice)

Alors on obtient $R^{-1} = P^{1/2}$, $H^+ = P^{1/2} Q a^*$, Utilisation d'une relation récurrence pour calculer $P^{1/2}$ and $Q a$.

$$\begin{bmatrix} 1 & H_i^{1 \times M} P_{i-1}^{1/2 M \times M} \\ 0^{M \times 1} & P_{i-1}^{1/2 M \times M} \\ -e_i^{N \times 1} & Q_{i-1}^{N \times M} \end{bmatrix} \Theta_i = \begin{bmatrix} \times & 0^{1 \times M} \\ \times & P_i^{1/2 M \times M} \\ \times & Q_i^{N \times M} \end{bmatrix} \begin{matrix} \longrightarrow P^{1/2} \\ \longrightarrow Q_\alpha \end{matrix}$$

2. Ordonner les vecteurs de $P^{1/2}$
Effectuer une transformation unitaire Σ pour rendre $P^{1/2} \Sigma$ triangulaire.
3. Actualiser $Q a$ à partir de $Q a \Sigma$.
4. Calculer les *nulling* vecteurs w_i pour conserver la contribution la plus forte,
5. calculer le symbole le plus proche.
6. Soustraire l'interférence de ce signal décodé au signal reçu.
Retour à l'étape 2 et effectuer les mêmes calculs pour le symbole suivant.

B. Hassibi: "An efficient square-root algorithm for BLAST, 34th ASILOMAR Conference, 2000.




⁽¹⁾H. WANG, P. LERAY, J. PALICOT, *Reconfigurable architecture for MIMO systems based on CORDIC operators*, Comptes Rendus Physique, Elsevier, volume 7 septembre 2006, pp 735-750.

- Contexte de l'étude
- Présentation des systèmes MIMO
- **Architecture reconfigurable à base d'opérateur CORDIC**
 - **Opérateur CORDIC**
 - **Présentation de l'architecture reconfigurable CBDRA**
- Application de l'architecture CBDRA aux récepteurs MIMO
- Implantation d'un algorithme MIMO SRA sur la CBDRA
- Conclusions et perspectives

- CORDIC est un algorithme de calcul des fonctions trigonométriques et hyperboliques.
- Il a été décrit pour la première fois en 1959 par Jack E. Volder
- Il s'appuie sur une technique d'additions et de décalage entre vecteurs.
- Il exécute des rotations sans utiliser d'opération de multiplication.

CORDIC : COordinate Rotation Digital Computer



$$x' = x \cos(\theta) - y \sin(\theta)$$

$$y' = y \cos(\theta) + x \sin(\theta)$$

$$x_{i+1} = x_i - d_i \cdot dy_i$$

$$y_{i+1} = y_i + d_i \cdot dx_i$$

$$a_{i+1} = a_i - d_i \cdot da_i$$

où

$$dy_i = y_i \times 2^{-i}$$


$$dx_i = x_i \times 2^{-i}$$

$$da_i = \tan^{-1}(2^{-i})$$

$d_i = \pm 1$ selon le signe de a_i ou y_i


Mode vecteur:

calcule simplement l'amplitude et la phase du vecteur à partir des coordonnées x et y




Mode rotation:

calcule la rotation du vecteur d'entrée d'un angle




➔ Le nombre d'itérations donne la précision




CORDIC peut être utilisé dans de nombreuses fonctions de traitement du signal

- La transformée de Fourier discrète, rapide
- Le filtrage fréquentiel
- Le filtrage récursif optimal
- Le filtrage de Kalman
- La décomposition en valeur singulière (SVD)
- Les rotations Givens
- Modulation numérique
- Algorithme des moindres carrés récursif
- ...


Cordic type I



Cordic type II



FFT radix 2 sur 8-points



$$\text{twiddle factor } w(x/y) = e^{-j2\pi xy/Y}$$

L'ordre et l'amplitude à ajuster

$$s = 2^{3/2} \cdot \hat{s}$$

B.Heyne, G.Jurgen and M.Bucker , "Implementation of a Cordic Based FFT on a Reconfigurable hardware Accelerator", in Karlsruhe Workshop on Software Radios, 2004

Processeurs diagonaux P_{ii} calculent les rotations suivantes:


$$\begin{bmatrix} \alpha'_{ii} & 0 \\ 0 & \delta'_{ii} \end{bmatrix} = \begin{bmatrix} c_i^L & s_i^L \\ -s_i^L & c_i^L \end{bmatrix} \begin{bmatrix} \alpha_{ii} & \beta_{ii} \\ \gamma_{ii} & \delta_{ii} \end{bmatrix} \begin{bmatrix} c_i^R & s_i^R \\ -s_i^R & c_i^R \end{bmatrix}$$

Processeurs non-diagonaux P_{ij} appliquent les rotations suivantes:

$$\begin{bmatrix} \alpha'_{ij} & \beta'_{ij} \\ \gamma_{ij} & \delta'_{ij} \end{bmatrix} = \begin{bmatrix} c_i^L & s_i^L \\ -s_i^L & c_i^L \end{bmatrix} \begin{bmatrix} \alpha_{ij} & \beta_{ij} \\ \gamma_{ij} & \delta_{ij} \end{bmatrix} \begin{bmatrix} c_j^R & s_j^R \\ -s_j^R & c_j^R \end{bmatrix}$$




Les rotations peuvent être effectuées par les opérateurs CORDIC.




Architecture pour l' algorithme Jacobi SVD

R. P. Brent and F. T. Luk, The solution of singular-value and symmetric eigenvalue problems on multiprocessor array, SIAM J. Scientific and Statistical Computing 6 (1985), 69-84.

- L'architecture se décompose en trois niveaux:
 - le gestionnaire de l'architecture
 - le contrôleur de configuration
 - le bloc de traitement.





Le temps maximal T_C nécessaire doit rester inférieur au temps d'acquisition T_{acq} :

$$T_C \leq T_{acq}$$

Où $T_C = (NO_{total}/NC_{utilisé}) \times (T_{CORDIC} + T_{reconfiguration})$

On obtient

$$NC_{utilisé} \geq NO_{total} \times (T_{CORDIC} + T_{Reconfiguration}) / (T_{acq})$$

Pour CORDIC à N_p étages:

$$NC_{utilisé} \geq NO_{total} \times (T_{CORDIC}/N_p + T_{Reconfiguration}) / (T_{acq})$$


Notations utilisées dans les équations:

T_{CORDIC} Temps maximal pour réaliser le traitement par CORDIC


$NC_{utilisé}$ Nombre d'opérateurs CORDIC utilisé

NO_{total} Nombre total d'opérations CORDIC

T_{acq} Temps d'acquisition du bloc de données à traité




Flot de conception modulaire




→ Bitstreams globaux
→ Bitstreams partiels

Flot de conception reconfigurable

- Contrôleur externe
 - GPP ou DSP
 - port SelectMap ou JTAG




- Contrôleur interne
 - processeur embarqué
 - uBlaze/PPC ou machine d'état
 - ICAP




- Contexte de l'étude
- Présentation des systèmes MIMO
- Architecture reconfigurable à base d'opérateur CORDIC
- **Application de l'architecture CBDRA**
- Implantation d'un algorithme MIMO SRA sur la CBDRA
- Conclusions et perspectives

Exemple: Calculs de $P^{1/2}$ et Q_a pour MIMO 2×2 dans le module M_1



Structure parallèle (29 CORDIC)



Structure reconfigurable

(1) Hongzhi Wang, Pierre Leray and Jacques Palicot, «An efficient MIMO V-BLAST decoder based on a dynamically reconfigurable FPGA including its reconfiguration management », ICC08, Beijing, China.

$$NC_{utilisé} \geq NO_{total} \times (T_{CORDIC} + T_{Reconfiguration}) / (T_{acq})$$

Dans un système MIMO, T_{acq} est le temps de stationnarité du canal:

$$T_{acq} = N_{symboles/H} / F_s \quad \text{Avec } F_s = \text{Débit}_{symbole} / (M \times b)$$


$$T_{CORDIC} / N_p = 1 / Freq.$$

On obtient:

$$NC_{optimal} = (NO_{total} \times F_s) \times (1 / freq + T_{Reconfiguration}) / (N_{symboles/H}).$$


Notations utilisées dans les équations:

Freq	Fréquence horloge déterminée par la cadence de calcul CORDIC
b	Bits par symbole
$NC_{utilisé}$	Nombre d'opérateurs CORDIC utilisés
$NC_{optimal}$	Nombre optimal d'opérateurs CORDIC
NO_{total}	Nombre total d'opérations CORDIC
F_s	Fréquence symbole
$NC_{symboles/H}$	Nombre de symbole par trame
$Débit_{symbole}$	Débit symbole binaire à l'émission




$$NC_{optimal} = (NO_{total} \times F_s) \times (1/freq + T_{Reconfiguration}) / (N_{symboles}/H).$$

Cette équation donne $NC_{optimal}=5$ pour un débit de 600Mb/s et la durée de stationnarité du canal à $1 \mu s$





$$NC_{optimal} = (NO_{total} \times F_s) \times (1/freq + T_{Reconfiguration}) / (N_{symboles}/H).$$

Cette équation donne $NC_{optimal}=3$ pour un débit de 360Mb/s et la durée de stationnarité du canal à $1 \mu s$




3 parallel CORDIC







- Chaque reconfiguration représente un état du multiplexeur.
- Les reconfigurations sont insérées dans les traitements du décodeur.




Séquencements de la reconfiguration




- 1PE/antenne de réception
- Le nombre total de PEs peut s'adapter à la vitesse de calcul de H




- Les performances en terme de TEB sont identiques pour V-BLAST classique et V-BLAST SRA utilisant CORDIC.
- CORDIC 15étages
- Etude de l'influence du nombre d'étages CORDIC sur la performance TEB




- Les courbes TEB pour les SNR à 2dB et 6dB deviennent stables après 4ⁱ étages de calculs de l'opérateur CORDIC.
- Le courbe TEB pour le SNR à 10dB devient stable après 6ⁱ étage.
- Il faut augmenter le pas de quantification pour avoir plus de précision quand le SNR devient grand.
- Le pas de quantification est un étage dans le CORDIC.



- Le TEB de V-BLAST classique et celui utilisant CORDIC de 15 étages sont identiques.
- A partir de 6 étages, le TEB commence à se dégrader.
- Le bruit de quantification introduit par CORDIC de 6 étages devient prépondérant par rapport au bruit de transmission.



- le nombre d'étages CORDIC nécessaire est variable pour différents SNR.
- les nombres d'étages nécessaires pour les SNR à 20dB, 30dB, 40dB sont 6, 10, 14 respectivement pour que les courbes EQM deviennent stables.
- Plus le SNR est élevé, plus le nombre d'étage nécessaire augmente, car le bruit de quantification devient prépondérant par rapport au bruit de transmission.



- MMSE SRA est un sous ensemble du V-BLAST SRA

Supposons la matrice du H connue

1. Décomposition QR de H augmentée de la quantité de bruit

Pseudo-inverse: $(\alpha I + H^*H)^{-1}H^*$

où $P = (\alpha I + H^*H)^{-1}$ (The covariance Matrice)

Alors on obtient $R^{-1} = P^{1/2}$, $H^+ = P^{1/2} Q a^*$, Utilisation d'une relation récurrence pour calculer $P^{1/2}$ and Q_a .


$$\begin{bmatrix} 1 & H_i^{1 \times M} P_{i-1}^{1/2 M \times M} \\ 0^{M \times 1} & P_{i-1}^{1/2 M \times M} \\ -e_i^{N \times 1} & Q_{i-1}^{N \times M} \end{bmatrix} \Theta_i = \begin{bmatrix} \times & 0^{1 \times M} \\ \times & P_i^{1/2 M \times M} \\ \times & Q_i^{N \times M} \end{bmatrix} \begin{matrix} \longrightarrow P^{1/2} \\ \longrightarrow Q_a \end{matrix}$$

⇒ **Sans ordonnancement**

2. Effectuer une transformation unitaire Σ pour rendre $P^{1/2} \Sigma$ triangulaire.
3. Actualiser Q_a à partir de $Q_a \Sigma$.
4. Calculer les *nulling* vecteurs w_i ⇒ **calculs en parallèle**
5. calculer le symbole le plus proche.

⇒ **Sans soustraction des interférences**

- Les performances en terme de TEB sont identiques pour MMSE classique et MMSE SRA utilisant CORDIC.
- Nous pouvons optimiser les ressources en diminuant le nombre d'étages de CORDIC



Signaux à ses sortie du filtre BSS:



$$z(n) = \hat{s}(n) = \mathbf{W}^T y(n)$$

Il faut donc trouver le séparateur W :

$$W(n+1) = W(n) - \nabla_W \Gamma_{cma} = W(n) - \mu[\Delta_1(n), \dots, \Delta_M(n)]y(n)^*$$

Où le gradient est:

$$\nabla_W \Gamma_{cma} = (|z_i(n)|^2 - R)z_i(n)y(n)^* = \Delta_i(n)y(n)^*$$

$$\nabla_W \Gamma_{cma} = (|z_i(n)|^2 - R)z_i(n)y(n)^* = \Delta_i(n)y(n)^*$$

Pour un système MIMO 2×2 :

$$\begin{aligned} \nabla_{W_1(1)} \Gamma_{cma} &= (|(W_{11}y(1) + W_1(2)y(2))|^2 - R)(W_{11}y(1) + W_1(2)y(2))y(1)^* \\ &= (|(W_{11}y(1) + W_1(2)y(2))|^2 - R)(W_{11}|y(1)|^2 + W_1(2)y(2)y(1)^*). \end{aligned}$$

$$\begin{aligned} y(1) &= |y(1)|(\cos\theta_1 + j\sin\theta_1), \\ y(2) &= |y(2)|(\cos\theta_2 + j\sin\theta_2). \end{aligned} \quad \text{où } \theta_1 = \tan^{-1} \frac{\Im(y(1))}{\Re(y(1))}, \theta_2 = \tan^{-1} \frac{\Im(y(2))}{\Re(y(2))}.$$

Résumé des calculs remplacés par CORDIC


Méthode	Type d'opération	Nb d'opération
Classique	Multiplication	90
	Addition/soustraction	12
CORDIC	Opération CORDIC	14
	Addition/soustraction	12
	Multiplication	40

Gain en complexité


- Condition de simulation:

- SNR = 30dB
- MIMO 2× 2
- Modulation 4-QAM


Signaux Reçus




Signaux Blanchis



Signaux Récupérés




- SINR obtenues à travers 100 réalisation, SNR = 15
- Le valeur de SINR de SG-CMA classique est supérieur que celui utilisant CORDIC
- Ils convergent à la même vitesse: stable à partir de 2500 symboles.




→
La différence est liée à l'erreur de quantification


- Contexte de l'étude
- Présentation des systèmes MIMO
- Architecture reconfigurable à base d'opérateur CORDIC
- Application de l'architecture CBDRA aux récepteurs MIMO
- **Implantation d'un algorithme MIMO SRA sur la CBDRA**
- Conclusions et perspectives





Etage itératif de CORDIC



Structure pipeline









Calculs des vecteurs « nulling »




- Calculs des symboles estimés
- Calculs des annulation des interférences



FPGA: Xilinx Virtex (MIMO 2x2 QPSK modulation)




Xilinx Virtex -II 2000



Xilinx Virtex -4

- Les performances en terme de TEB sont identiques pour V-BLAST classique et SRA utilisant CORDIC en virgule flottante et celui en virgule fixe.



FPGA: Xilinx Virtex (MIMO 2×2 modulation QPSK)

FPGA	Virtex-II x2v-2000				Virtex-4	
	Utilisant la reconfiguration statique				reconfiguration dynamique	
Nb de CORDIC	50 (29+8+8+5V)	16 (5+4+4+3V)	8 (3+2+2+1V)	4 (3+1V)	4 (3+1V)	4 (3+1V)
Slices	29036	14380	9936	4505	2857	2857
% device surface	Non applicable	Non applicable	90%	40%	26%	6%
Fréquence	148.6 MHz				159MHz	
Débit	600Mbits/s	600Mbits/s	360Mbits/s	135Mbits/s	10Mbit/s	150Mbits/s
Stationnarité du canal	1μs				1ms	

V: CORDIC en mode vecteur

	Nb de Slices	Virtex-II	Virtex-4
Sans reconfiguration partielle	4505	16ms	2ms
Partie fixe	2857	12ms	1.5ms
Partie reconfigurable	76	0.4ms	0.05ms

- Le temps de reconfiguration dans le Virtex-4 est 8 fois plus petit que celui de Virtex-II.
- La taille de Bitstream pour la reconfiguration partielle est petite, ce qui permet de diminuer le temps de reconfiguration.
- Dans la technologie actuelle, le temps de reconfiguration reste long par rapport à la cadence de calcul du composant.

FPGA Virtex-II 2000

Nb d'étages	15	6
Nb de CORDIC	4(3+1V)	
Slices	2857	2220
% de Surface	26%	21%

FPGA Virtex-4


Nb d'étages	15	6
Nb de CORDIC	4(3+1V)	
Slices	2857	2220
% de Surface	4%	3%

→ Réduction de 22% en nombre de Slices

- Nous avons réalisé une architecture reconfigurable à base d'opérateur commun CORDIC pour répondre aux besoins de la multitude des standards de communication:
 - Nombre de CORDIC variable en fonction de débit
 - Nombre d'étages CORDIC peut être modifié en fonction de SNR.
 - Reconfiguration statique pour le débit élevé; reconfiguration dynamique pour la basse consommation et les limites de ressources.
- Les applications de l'architecture CBDRA aux récepteur MIMO sont étudiées par 3 exemples: V-BLAST SRA, MMSE CMA et une implantation FPGA d'un décodeur V-BLAST SRA est réalisée.


Perspectives:

- Implémenter les modules M4, M5, M6 à base de CORDIC
- Implémenter un décodeur MIMO HISD en utilisant CORDIC.
- Continuer à étudier l'opérateur CORDIC comme un opérateur commun dans la paramétrisation de la radio logicielle.
- Apportera solutions différentes que les opérateurs classiques tels que le multiplieur, l'additionneur.
- Il serait envisageable de câbler l'opérateur CORDIC dans le FPGA comme le MAC.



Méthode	Type d'opération	Norme minimale	Vecteur "nulling"	Décodage	Total
Classique	Multiplication	6	16	16	38
	Addition/soustraction	4	8	8	20
CORDIC	Opération CORDIC	4	6	8	18
	Addition/soustraction			4	4
	Multiplication			4	4
	Dévision			2	2

Gain en complexité



➡ Retour à la conclusion