Quartus SignalTap Logic Analyzer

Voici quelques informations sur l'analyseur logique SignalTap sous Quartus :

L'analyseur est accessible à partir du menu : Tools/SignaTap II Analyzer ; il faut le valider (enable) par ouverture du fichier "Test_Bidon.stp" ou par le memu Assignments/Settings ... et re-compiler pour rajouter la logique de l'analyseur au projet ; cela a un coût en ressources, dans notre cas (28 signaux/512 échantillons, 1 niveau de trigger) : 732 LE et 14 kbits de RAM.

Le projet BIDON contient un fichier prêt à être utilisé (test_bidon.stp), celui-ci spécifie l'horloge de capture (horl) et les signaux à acquérir (512 échantillons par voie)) ; il est possible de définir des conditions de déclenchement (trigger) combinatoires et séquentielles (niveaux).

Initialisation de l'analyseur (Set Up):

Dans cet exemple, l'acquisition est conditionnée (trigger) à la présence de la valeur (60h du bus Data_I)

Ensuite, il suffit le lancer la capture et d'observer les signaux :

La communication avec le composant se fait par JTAG.

Mise à jour : le 06/11/2011 22:06