> Accueil > Campus de Rennes > Formation Initiale > Majeure SERI > Etudes et Projets
novembre 2017 : mise à jour du devenir des alumni CSM/AIE/ECS/SERI ...
 

SERI : Systèmes Electroniques, Réseaux et Images

Exemples d'études de laboratoire et de projets menés dans la Majeure SERI ces dernières années

  • Simultaneous Localization and Mapping (SLAM)
  • Système de reconnaissance gestuelle en temps reel
  • Géolocalisation indoor en temps réel
  • Cryptographie robuste et basse consommation basée sur la reconfiguration partielle
  • Etude d’une architecture Hardware pour système SDR
  • Implémentation sur FPGA d’un détecteur MIMO reconfigurable
  • Cohabitation de Systèmes d'Exploitation sur les processeurs multicoeurs
  • Implémentation de procédures de ''deghosting'' pour projection stéréoscopique en cinéma numérique
  • Modélisation de processeurs pour une estimation de temps de traitements
  • Etude et implantation sur FPGA d’un nouveau détecteur MIMO
  • Analyseur de spectre Radio-Logicielle
  • Système de détection et suivi de visage (DYNAMIXYZ)
  • Implémentation de deux capteurs de reconnaissance des standards sur la plateforme USRP
  • Modèles Actifs d’Apparence et Kinect
  • Simulation Simulink et implantation sur plate-forme GNU Radio d'un système d'accès opportuniste au spectre
  • Système de gestion d'un Hexapode (microcontrôleur, FPGA, mécatronique, ...)
  • Modélisation de processeur pour un outil de prédiction de temps d'exécution
  • Détection de visage sur GPU
  • Tags RFID pour identification de câbles électriques
  • Implémentation d'un Codec AVC-Intra 100 pour vidéo HD sur FPGA
  • Systèmes de traitement reconfigurables (méthodologie et outils)
  • Opérateur CORDIC pour les systèmes MIMO
  • Encodage H.264 (MPEG-4 part 10/AVC) : étude algorithmique et optimisation de la compression
  • Instrumentation médicale (ZigBee + microcontrôleur)
  • Conception d'un avion (de modélisme) drone (microcontrôleur + GPS + gyroscope, ...)
  • Reconfiguration partielle sur plateforme SunDance (FPGA Virtex 4)
  • Reconfiguration dynamique et RTOS sur FPGA Virtex 5
  • Identification de plaques minéralogiques
  • Recherche d'opérateurs communs pour le WiFi dans les bandes UHF/VHF
  • La conception et réalisation d'un modulateur DVB-C en bande de base sur FPGA Altera (ENENSYS)
  • Conception d'une IP opérateurs arithmétiques flottants interfaçable avec un cœur de processeur PowerPC pour composants Xilinx (MBDA)
  • Estimation du SAR maximal à l'aide de réseaux de neurones et d'une approche anthropomorphique (Bouygues Telecom)
  • Conception d'une IP FFT pour FPGA (Eldim)
  • Étude de l'architecture d'un MODEM sur courant porteur (Sagem)
  • Étude comparative des algorithmes de compression d'image satellite par DCT et par ondelettes (CEA)
  • Conception d'un filtre ADSL sur cible ASIC (LEA)
  • Conception d'une IP Décodeur de Viterbi SOVA (Philips)
  • Étude comparative des méthodes de réduction du facteur de crête (PAPR) dans les modulations OFDM (Sagem)
  • Identification du style de conduite (Renault)
  • Reconfiguration dynamique dans un composant FPGA (Thales)
  • Conception d'un enregistreur multivoies pour vidéosurveillance (Odixion).
  • Implémentation d'un décodeur entropique (EBCOT) JPEG2000 sur FPGA
  • Mise à jour : le 31/08/2016 09:48