Exemples d'études de laboratoire et de projets menés dans la Majeure SERI (anciennement Option ECS) ces dernières années
Système de détection et suivi de visage (DYNAMIXYZ)
Implémentation de deux capteurs de reconnaissance des standards sur la plateforme USRP
Modèles Actifs d’Apparence et Kinect
Simulation Simulink et implantation sur plate-forme GNU Radio d'un système d'accès opportuniste au spectre
Système de gestion d'un Hexapode (microcontrôleur, FPGA, mécatronique, ...)
Modélisation de processeur pour un outil de prédiction de temps d'exécution
Détection de visage sur GPU
Tags RFID pour identification de câbles électriques
Implémentation d'un Codec AVC-Intra 100 pour vidéo HD sur FPGA
Systèmes de traitement reconfigurables (méthodologie et outils)
Opérateur CORDIC pour les systèmes MIMO
Encodage H.264 (MPEG-4 part 10/AVC) : étude algorithmique et optimisation de la compression
Instrumentation médicale (ZigBee + microcontrôleur)
Conception d'un avion (de modélisme) drone (microcontrôleur + GPS + gyroscope, ...)
Reconfiguration partielle sur plateforme SunDance (FPGA Virtex 4)
Reconfiguration dynamique et RTOS sur FPGA Virtex 5
Identification de plaques minéralogiques
Recherche d'opérateurs communns pour le WiFi dans les bandes UHF/VHF
La conception et réalisation d'un modulateur DVB-C en bande de base sur FPGA Altera (ENENSYS)
Conception d'une IP opérateurs arithmétiques flottants interfaçable avec un cœur de processeur PowerPC pour composants Xilinx (MBDA)
Estimation du SAR maximal à l'aide de réseaux de neurones et d'une approche anthropomorphique (Bouygues Telecom)
Conception d'une IP FFT pour FPGA (Eldim)
Étude de l'architecture d'un MODEM sur courant porteur (Sagem)
Étude comparative des algorithmes de compression d'image satellite par DCT et par ondelettes (CEA)
Conception d'un filtre ADSL sur cible ASIC (LEA)
Conception d'une IP Décodeur de Viterbi SOVA (Philips)
Étude comparative des méthodes de réduction du facteur de crête (PAPR) dans les modulations OFDM (Sagem)
Identification du style de conduite (Renault)
Reconfiguration dynamique dans un composant FPGA (Thales)
Conception d'un enregistreur multivoies pour vidéosurveillance (Odixion).
Implémentation d'un décodeur entropique (EBCOT) JPEG2000 sur FPGA
