ISA signifie : Industry Standard Architecture
Développé par IBM pour les micro-ordinateurs PC/XT (au début des années 80), il comprend dans sa première version 62 broches (bus de données de 8 bits) et, dans sa deuxième version (EISA) 62 + 36 broches (bus de données de 16 bits)Le connecteur mâle se trouve sur les cartes d'extension :
Le connecteur femelle se trouve sur la carte mère :
| Broche | Fonction | sens | Description |
|---|---|---|---|
| A1 | /I/O CH CK |  | Contrôle de parité |
| A2 | D7 |  | Bit 7 |
| A3 | D6 | | Bit 6 |
| A4 | D5 | | Bit 5 |
| A5 | D4 | | Bit 4 |
| A6 | D3 | | Bit 3 |
| A7 | D2 | | Bit 2 |
| A8 | D1 | | Bit 1 |
| A9 | D0 | | Bit 0 |
| A10 | I/O CH RDY | | Contrôle de vitesse de transfert (-> Wait sur DRAM) |
| A11 | AEN |  | Adresse valide |
| A12 | A19 | | Adresse 19 |
| A13 | A18 | | Adresse 18 |
| A14 | A17 | | Adresse 17 |
| A15 | A16 | | Adresse 16 |
| A16 | A15 | | Adresse 15 |
| A17 | A14 | | Adresse 14 |
| A18 | A13 | | Adresse 13 |
| A19 | A12 | | Adresse 12 |
| A20 | A11 | | Adresse 11 |
| A21 | A10 | | Adresse 10 |
| A22 | A9 | | Adresse 9 |
| A23 | A8 | | Adresse 8 |
| A24 | A7 | | Adresse 7 |
| A25 | A6 | | Adresse 6 |
| A26 | A5 | | Adresse 5 |
| A27 | A4 | | Adresse 4 |
| A28 | A3 | | Adresse 3 |
| A29 | A2 | | Adresse 2 |
| A30 | A1 | | Adresse 1 |
| A31 | A0 | | Adresse 0 |
| B1 | GND | Masse | |
| B2 | RESET | | R à Z (à 1 pendant la phase Reset) |
| B3 | +5V | +5 VDC | |
| B4 | IRQ2 | | Requête d'interruption 2 |
| B5 | -5VDC | -5 VDC | |
| B6 | DRQ2 | | Requête de tâche DMA 2 |
| B7 | -12VDC | -12 VDC | |
| B8 | /CARD SLCTD | | Sélection de cartes (ndla : ?) |
| B9 | +12VDC | +12 VDC | |
| B10 | GND | Masse | |
| B11 | /SMEMW | | Autorisation d'écriture en mémoire centrale |
| B12 | /SMEMR | | Autorisation de lecture en mémoire centrale |
| B13 | /IOW | | Validation d'écriture |
| B14 | /IOR | | Validation de lecture |
| B15 | /DACK3 | | Reconnaissance de requête DMA 3 |
| B16 | DRQ3 | | Reconnaissance de requête DMA 3 |
| B17 | /DACK1 | | Reconnaissance de requête DMA 1 |
| B18 | DRQ1 | | Requête DMA 1 |
| B19 | /REFRESH | | Raffraîchissement |
| B20 | CLOCK | | Horloge système (67 ns, 8 à 8.33 MHz, 50% de rapport cyclique) |
| B21 | IRQ7 | | Requête d'interruption 7 |
| B22 | IRQ6 | | Requête d'interruption 6 |
| B23 | IRQ5 | | Requête d'interruption 5 |
| B24 | IRQ4 | | Requête d'interruption 4 |
| B25 | IRQ3 | | Requête d'interruption 3 |
| B26 | /DACK2 | | Reconnaissance de requête DMA 2 |
| B27 | T/C | | Compte final de tâche DMA |
| B28 | ALE | | Verrouillage des adresses (multiplexage) |
| B29 | +5V | +5 VDC | |
| B30 | OSC | | Horloge oscillateur (70 ns, 1431818 MHz, 50% de rapport cyclique) |
| B31 | GND | Masse | |
| C1 | SBHE | | Validation de libération du bus |
| C2 | LA23 | | Adresse 23 |
| C3 | LA22 | | Adresse 22 |
| C4 | LA21 | | Adresse 21 |
| C5 | LA20 | | Adresse 20 |
| C6 | LA18 | | Adresse 19 |
| C7 | LA17 | | Adresse 18 |
| C8 | LA16 | | Adresse 17 |
| C9 | /MEMR | | Validation de lecture mémoire |
| C10 | /MEMW | | Validation d'écriture mémoire |
| C11 | SD08 | | Bit 8 |
| C12 | SD09 | | Bit 9 |
| C13 | SD10 | | Bit 10 |
| C14 | SD11 | | Bit 11 |
| C15 | SD12 | | Bit 12 |
| C16 | SD13 | | Bit 13 |
| C17 | SD14 | | Bit 14 |
| C18 | SD15 | | Bit 15 |
| D1 | /MEMCS16 | | Sélection d'accès mémoire 16 bits |
| D2 | /IOCS16 | | Sélection d'accès E/S 16 bits |
| D3 | IRQ10 | | Requête d'interruption 10 |
| D4 | IRQ11 | | Requête d'interruption 11 |
| D5 | IRQ12 | | Requête d'interruption 12 |
| D6 | IRQ15 | | Requête d'interruption 15 |
| D7 | IRQ14 | | Requête d'interruption 14 |
| D8 | /DACK0 | | Reconnaissance de requête DMA 0 |
| D9 | DRQ0 | | DMA Request 0 |
| D10 | /DACK5 | | Reconnaissance de requête DMA 5 |
| D11 | DRQ5 | | Reconnaissance de requête DMA 5 |
| D12 | /DACK6 | | Reconnaissance de requête DMA 6 |
| D13 | DRQ6 | | Requête DMA 6 |
| D14 | /DACK7 | | Reconnaissance de requête DMA 7 |
| D15 | DRQ7 | | Requête DMA 7 |
| D16 | +5 V | ||
| D17 | /MASTER | | Demande de contrôle du système (DMA) |
| D18 | GND | Ground |