Intégration de fonctions MPEG dans un FPGA
Stage de formation continue personnalisé (6 jours, avril 1997)
Responsable : Jacques WEISS - Docteur d'Université - Professeur à SUPÉLEC
Le programme de cette session a été établi pour une période de 6 jours dont 3 de cours magistraux et 3 de formation pratique sur le système de développement d'ALTERA (Max Plus II).
1ère journée : Traitement de Signal
Propriétés du signal
Méthodes de codage prédictif et entropique (Huffman)
Analyse multirésolution (ondelettes)
Méthodes de codage vectoriel (fractales)
Appréciation subjective des images de télévision
Transformation par blocs
- Transformées FFT, DCT
- Quantification scalaire et vectorielle
- Norme JPEG avec et sans pertes
Compression et codage du son
- Codage prédictif
- Modèles psychoacoustiques
- Filtres miroir en quadrature
- Bancs de filtres modulés en cosinus (DCT)
- Normes (MUSICAM, Dolby AC3, ...)
Intégration de fonctions
- Contraintes d'intégration dans un FPGA
- Adaptation des algorithmes au "hardware" rapide
2ème journée : Travail de laboratoire : intégration d'une fonction dans un FPGA
3ème journée : TÉLEVISION NUMÉRIQUE
Codage source
- Estimation de mouvement
- Prédiction et interpolation des images
- Définition des macroblocs et des tranches
- Groupes d'images et accès aléatoire
- Profils et niveaux dans la norme MPEG
Transport des programmes
- Création du flux binaire par paquets élémentaires
- Création d'un programme
- Multiplexage des programmes
- Couche "système" de la norme MPEG
4ème journée : TÉLEVISION NUMÉRIQUE
Détection et correction d'erreurs
- Algorithmes de détection et de correction d'erreurs
- Codage Reed-Solomon
Modulation
- Choix de la modulation en fonction du support de transmission
- Transmission par satellite, câble et faisceaux hertziens
Intégration de fonctions
. Contraintes d'intégration dans un FPGA
- Adaptation des algorithmes au "hardware" rapide
- Performances des technologies
- Réalisations commerciales
5ème et 6ème journée : Travail de laboratoire : intégration de fonctions MPEG dans un FPGA
Remarques à :
Jacques Weiss