ER10

Confidentialité et sécurité des informations dans les systèmes électroniques numériques intégrés


Stage de session de formation continue

Responsables : Pierre LERAY, Professeur à SUPÉLEC, et Jean-Yves GUINAMANT, Ingénieur DGA/CELAR

Dates :
ER10-12a : du 5 au 8 juin 2012


APERÇU DU PROGRAMME :


Nota : le programme officiel et détaillé de ce stage ce trouve sur le site de la Formation Continue de SUPÉLEC

OBJECTIFS

L'objectif de ce stage est de savoir identifier et maîtriser les failles de sécurité des informations inhérentes à l'utilisation des systèmes électroniques numériques, dans le but d'évaluer leur aptitude à protéger un secret ou un savoir-faire sous l'angle matériel et logiciel.

PRÉSENTATION DU STAGE

La gestion de la confidentialité des données et de la sécurité des informations contenues dans un système électronique « sensible » s'appuient sur l'état de l'art technologique du moment et doit être pris en compte dès les premières étapes de l'intégration matérielle des systèmes numériques intégrés programmables ou configurables à base de FPGA, microcontrôleurs, PIC, ASIC, processeurs de signaux, cartes à puce et tout autre dispositif à mémoire embarquée.

Ce stage présente les différentes techniques d'analyse, de perturbation et de protection de ces systèmes.

PUBLIC CONCERNÉ ET CONNAISSANCES REQUISES

Ce stage s'adresse aux ingénieurs et techniciens. Une bonne connaissance des systèmes numériques est souhaitable pour y participer avec profit

DURÉE - MÉTHODES PÉDAGOGIQUES

Le stage dure 2 jours. Ce stage se déroule sous forme de conférences.


RÉSUMÉ DU PROGRAMME

Introduction à la notion de sécurité (1h30)
  • Contexte de la sécurité électronique
  • La menace et la protection du secret
    La réglementation en sécurité électronique (3h00)
  • Organisation (certification, accréditation, organismes)
  • Critères communs
  • Processus d'évaluation de cibles de sécurité (cas des cartes à puces)
    L'évaluation de la sécurité électronique (3h30)
  • Les techniques et moyens de pénétration physique (invasives)
  • Cas applicatif : rétroconception d'une cellule électronique
  • Les techniques et moyens Tempest (EMA)
  • Les techniques et moyens d'analyses en courant (SPA, DPA)
  • Les techniques et moyens de perturbation (DFA, Glitch, Timing)
    Le paradoxe testabilité/sécurité (3h30)
  • Présentation du Boundary Scan
  • Vulnérabilités introduites par le bus de testabilité
  • Démonstration
    Les composants de sécurité (3h30)
  • État de l'art technologique (FPGA, microcontrôleurs, PIC…)
  • Les contre-mesures matérielles (senseurs)
  • Les contre-mesures logicielles (encryptage)
  • Cas des mémoires à semi-conducteurs (rémanence)